For kunde her MR Logic hjulpet med færdiggørelsen af et FPGA projekt, hvor der var en del problemer med håndtering af VHDL kodning, syntese, timing, stabilitet m.m. På ca en uge var problemerne løst og projektet kunne færdiggøres af kunden selv.